i2c总线中上拉和下拉电阻的用途是什么？

Question

对于i2c通信，上拉电阻或下拉电阻连接到i2c总线。

这些上拉和下拉电阻的目的是什么以及如何决定连接哪个电阻是上拉还是下拉电阻???

Answer 1

我认为你的意思是电阻器。

下拉和上拉电阻用于使引脚保持稳定状态，例如，没有信号在线。

你可以想像总是说00000或11111。

如果您不使用下拉/上拉电阻，您的输入可以由环境噪声等引起切换。

电阻具有非常高的值，因此线路上的每个其他信号都不会受到电阻器的影响

Answer 2

一般来说，下拉电阻会释放由于噪声与寄生电容（有可能充当耦合电容器的事物）相互作用而累积的浮动引脚上的电荷，从而降低了引脚上的电位.在这种配置中，可以在引脚上建立的电位要小得多。下拉电阻的阻值必须低于输入阻抗，才能将大部分电荷传导出去。这降低了 0V 时的噪声幅度，使其符合正确读取数字 0 的噪声容限。

它衰减了能够在引脚上建立的电位，因为电容器的极板（引脚和地）通过下拉电阻连接，因此它会持续放电。任何累积起来的电荷都必须“与之抗争”。

感应电流为：

V_s 是噪声幅度，V_R 是感应电压，即负载电阻上的电压，V_c 是耦合电容上的电压。 X_c 是耦合电容的容抗，R 是负载的电阻。

在典型情况下，寄生电容约为皮法拉，这意味着容抗非常大。 V_R 相对于 60Hz 时 10 pF 的 R 的图，噪声源为 1V，显示如下：

并联添加下拉电阻会降低负载的 R，使其现在渐近趋于较小电阻（下拉）的电阻，因此 100Ω 下拉电阻和 2MΩ 原始负载的电阻 <100Ω，这会产生 380nV 噪声，而不是来自 1V 噪声源的 7.54mV 噪声。 100MΩ的Arduino输入阻抗为0.3528V。

V_R 总是渐近地趋向于 V_s，从 V_s 的方程可以看出：

下拉电阻器的另一个重要部分是下拉电阻器必须高于某个电阻，以便在引脚实际闭合时不会使电路短路。由于欧姆定律，电阻的大小不会影响流过输入端的电流量。

感性和容性耦合相对容易掌握；辐射耦合略有不同。接收器处的辐射耦合可以通过放置一个变压器来模拟，该变压器将自由空间的阻抗转换为天线的阻抗（输入阻抗），接收器处信号辐照度捕获的功率乘以 W/m^2由 m^2 中的有效天线孔径，因此感应电动势为

有效孔径包括接收器的增益，即效率乘以方向性。效率是天线馈电点有多少接收功率可用，因此它考虑了天线中的损耗，例如辐射电阻、损耗电阻、寄生电容和寄生电感。天线可以建模为变压器与辐射电阻、损耗电阻、天线电容帽的期望电容、寄生电容、寄生电感和负载串联。