Verilog中的数组和多路复用器

Question

我很想知道如何在verilog中合成一个数组。它是否会创建一个大小为数组的MUX或其他东西。是否有一些技术可以避免大尺寸MUX合成。

Answer 1

一般来说，大型阵列可能被合成为动态rams（取决于你的综合选项），但是如果你愿意的话，它们也可以用作具有大型多路复用器的巨型触发器领域，但使用动态rams将是最大的区域有效的合成大数组的方法。

请注意，如果使用动态rams，则每个周期通常限制为一次或两次读取或写入（不能一次更新ram中的每个条目）。

Answer 2

如果阵列是只读的，那么它将被实现为ROM（或禁用写入使能的RAM！）

如果数组是可写的，那么就有关于如何进行写操作以确保推断出RAM块的规则。