分频器由任意整数1-16组成

时间:2013-04-02 06:39:01

标签: logic sequence frequency intel-fpga

我已经用2的幂实现了一个分频器。现在我有兴趣用1到16之间的任何整数来做分频器。是的,我试过但没有想法。我该如何解决这个问题?

我想使用多路复用器,触发器等常用元素。不要求完整的解决方案,即使它会很棒。

1 个答案:

答案 0 :(得分:0)

这通常是PLL的工作,许多FPGA在芯片上都有一些PLL。

或尝试在达到限制(0-15)时重置的计数器。 每个时间限制达到切换时钟。 1:1时钟的值需要特殊处理,可能是时钟旁路。 更好的方法是以双倍频率运行计数器以避免多路复用器。

除了递增计数器之外,还可以将递减的计数器加载到零上。