我是vhdl的新手,并尝试使用图像上显示的相似或相同概念创建8位分频器。任何人都可以帮助我。 4bitfrequency divider
答案 0 :(得分:1)
我认为扩展现有内容就足够了。您必须执行以下操作:
在std_logic中添加4个额外的Q:Q4,Q5,Q6和Q7。
将信号“计数”从(3下调至0)更改为(7下调至0)。
在重置时将4位值“ 0000”更改为“ 00000000”。
结束处理后,您必须添加与点1相同的内容-> Q4 <= count(4);等等
这就是我所要做的。