什么是合成结果中的“门数”以及如何计算

时间:2013-02-12 14:38:50

标签: vhdl verilog area synthesis

我正在使用设计编译器合成我的设计,并与另一个设计进行比较(作为我报告中的评估)。 Synopsys的工具可以轻松地通过命令报告该区域,但在所有论文中我都读到了关于门数的关注。

我的测验是门数以及如何计算它?

我用谷歌搜索并听说门数计算为total_area/NAND2_area。那么,这是真的吗?

感谢您的阅读,请不要因为愚蠢的问题而责怪我:(。

1 个答案:

答案 0 :(得分:7)

合成区域通常被引用为NAND2等效中的门数。你是对的:

(total area)/(NAND2 area).

旧的工具和图书馆用来报告这个数字,几年后我注意到工具的转变只是提供方形微米区域。然而,门数是一个更好的数字,让你的头,这个数字可以在不同大小的几何形状之间移植。

40K实施A小于50K实施B.很难比较100000 um ^ 2实施过程X与65000 um ^ 2实施B在过程y上。