如何初始化整数数组?

时间:2012-07-16 22:09:33

标签: verilog

我有:

integer test[7:0];

但我不能这样做:

test[0] = 0;

assign test[0] = 0;

intial
begin
test[0]=0;
end

integer test[7:0] = {0,0,0,0,0,0,0,0,0};

有什么想法吗?仅以0为例,我需要它为26,40,32,18,50,0,20,12

1 个答案:

答案 0 :(得分:4)

你确定initial不起作用(那里可能有拼写错误......)?

initial begin
  for(int i=0; i<8; i++) begin
    test[i] = i;
  end
  $display(test[4]);
end

在systemverilog中,以下内容将起作用。这些被称为“分配模式”:

integer test[7:0] = '{26, 40, 32, 18, 50, 0, 20, 12}; // note the '

我怀疑上述任何一种都是可综合的,除非是针对FPGA。