有没有一种方法可以在vhdl中的模拟开始时仅打印一次断言?

时间:2019-05-03 07:01:35

标签: report vhdl

我有一个vhdl实体,可以在测试平台上实例化。

我希望它在模拟开始时仅打印一次报告,以显示使用了哪个泛型。

使用可合成的代码可以吗?

谢谢

SLP

1 个答案:

答案 0 :(得分:1)

process
begin
    report "Integer parameter FOO value = " & integer'image(FOO);
    wait;
end process;

注意wait;语句!如@ user1155120所述,没有敏感度列表的进程将无限循环,除非用wait;语句停止。