我想知道，当我们在verilog中使用reg变量时，进程是如何落后的。我们知道，在Quartus中使用任何FPGA我们都可以声明和处理许多寄存器。另外，我们知道最近的i7（64位）CPU只有16个寄存器。当我们编译和模拟具有超过例如50个寄存器的代码时，它可以工作。这些寄存器存储在任何存储块中？如果是这样，为什么我们将此变量定义为reg？我的意思是当我们将变量定义为verilog寄存器中的reg应该（我错了吗？）在CPU寄存器中处理但CPU不超过16个寄存器。我很迷惑。
答案 0 :(得分：0)
这些寄存器存储在任何存储块中吗？
没有。没有空间实现Quartus工具使用来自逻辑单元的寄存器。
某些ALTERA设备具有UFM（用户闪存）。您可以使用它来保存数据：
https://www.altera.com/en_US/pdfs/literature/an/an489.pdf
https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_alt_ufm.pdf
抱歉我的英文。
答案 1 :(得分：-2)
你误解了＆＃34; reg＆＃34;背后的含义。 Verilog的变量。 ＆＃34; REG＆＃34;变量用于建模存储组件。组件的大小（多少位）是您定义的大小。它可以是1位或更多。 每个FPGA都有自己有限的存储器，您可以轻松查看FPGA的数据表。