AXI总线到Wishbone Wrapper

Question

有谁能告诉我有关AXI总线及其信号的信息。我还想知道有关到wishbone总线包装器的AXI总线，以便用VHDL实现它。 我正在研究FPGA中寄存器的实现，然后从LINUX中提供相应的命令来驱动zedboard上的LED。 wishbone总线用于传输数据并与寄存器进行通信。

Answer 1

以下是AMBA（高级微控制器总线架构）的一些文档，包括AXI和AXI-Light：

• Xilinx UG761 - AXI Reference Guide
• ARM - AMBA Open Specifications
• Wikipedia article

如果您要为WishBone编写GPIO注册映射模块，为什么不编写AXI来注册/ GPIO映射器并备用AXI2WB桥？

我认为OpenCores有一个AXI2WB包装器，但我找不到它。

Answer 2

我知道，这是一个老问题，但由于没有答案提供正确的HDL来源链接，我想提出一些建议：

1. Daniel Strother用Verilog写的AXI to WB bridge（2011年写成）
2. 在OpenCores上，我和我的同事用VHDL编写了一个非常简单的AXI4-Lite到Wishbone桥（该项目还包含AXI4-Lite到IPbus桥）。