如何将命令行覆盖应用于SystemVerilog ovm_sequence对象?

时间:2012-03-12 20:30:17

标签: verilog system-verilog

我想将命令行覆盖应用于ovm_sequence对象,如下所示:

+ovm_set_config_int=*,max_timeout,100000

max_timeout字段在ovm_sequence_utils宏内声明。

有什么办法吗?我的理解是ovm序列不是ovm层次结构的一部分,所以也许它们不能从命令行修改。

1 个答案:

答案 0 :(得分:2)

我通过将以下内容添加到task body()中的ovm_sequence来实现(遵循http://www.testbench.in/OT_10_OVM_SEQUENCE_5.html的说明):

if(!(p_sequencer.get_config_int("max_timeout",max_timeout)))
  max_timeout = ... // some default value

这里的关键是需要为顺控程序设置命令行配置,序列可以使用上述代码获取该配置。