为具有MULTIPLE依赖关系的SINGLE目标编写Makefile规则

Question

例如，如果我要用硬件描述语言编译一堆文件，我可以用以下方式编写一个Makefile

    analyze: a.v b.v c.v top.v
        vcs $(OPTIONS) a.v
        vcs $(OPTIONS) b.v
        vcs $(OPTIONS) c.v
        vcs $(OPTIONS) top.v

进行分析，将编译其依赖关系中的所有文件。构建最终的可执行文件我怎样才能编写一个“SINGLE Makefile规则”，它将编译所有依赖项并构建一个可执行文件 - 用上面的规则模仿以上内容：

    analyze: %.v
        vcs $(OPTIONS) %.v

以上适用于单个文件依赖项。但是，如果我有多个文件依赖项，我将如何处理多个文件？我可以为所有依赖项使用“for循环”吗？我一直在寻找Makefile选项来访问要在for循环中使用的“依赖文件”，但是可能找不到。

Answer 1

为每个待分析文件使用虚拟印章目标：

analyze : a.analyzed-stamp b.analyzed-stamp c.analyzed-stamp top.analyzed-stamp

%.analyzed-stamp : %.v
    vcs $(OPTIONS) $<
    touch $@