如何确定设计使用的切片数量

Question

我使用Xilinx ISE在VHDL中实现了一个16位ALU和一个寄存器文件。我被问到我的设计使用了多少片，我不知道如何回答这个问题。我没有使用特定芯片或模拟芯片，我只是编写了vhdl并使用测试台进行了调试。

有没有办法让ISE生成我的设计使用了多少个切片？或者我是否需要查看所有代码并计算我的操作？或者它是否像定义我使用的组件类型一样简单？

Answer 1

要真实了解您的设计将使用哪些资源，请使用地图报告。实现设计并查看地图报告文件中设计中每个模块的使用情况的分层报告（切片，切片寄存器（或触发器），LUTS，LUTRAM，BRAM，DSP等）。在ISE 13.2中，这是_map.mrp文件的第13部分。您可能必须在map中启用-detail开关。

切片可能是一种欺骗性指标（特别是在地图报告之后），因为如果您只使用切片的单个元素，它将使用整个切片计数。您必须了解切片中的内容才能真正理解使用数字的含义。例如，Virtex 6每片有8个触发器和4个6输入LUT。

如果您只查看合成数字（切片触发器和切片LUTS），您可能会错过设计使用的任何网表黑盒子（即以网表形式提供的coregen元素，microblaze，系统生成器或第三方IP）

Answer 2

呃，我明白了。

诀窍是单击要获取切片计数的任何模块，并通过转到Source-＆gt;设置为顶级模块将其设置为顶级模块。完成此操作后，在“进程”窗格下（确保模块仍在“源”窗格中突出显示）转到“合成” - “XST”并双击“查看综合报告”。然后，该模块中将列出该模块的切片数。