标签: caching architecture mips cpu-architecture cpu-cache
假设主存储器访问时间需要30个时钟周期,则存储器访问数量占指令总数的20%。内存系统使用L1数据高速缓存,未命中率为8%。 CPU工作频率为2 GHz 如果我们设计的L2数据高速缓存的未命中率为18%,命中时间为3ns,则命令高速缓存的命中率为100%。理想的CPI为2(两个订单均加载)。平均CPI是多少?
答案 0 :(得分:0)
将所有上述结果相加得出2.161512