关于基于RISC-V架构的设计CPU的问题

Question

我的学校项目是通过verilog设计基于RISC-V的CPU，我完成了指令表，但是当我使用rars1_4模拟示例汇编代码时，可以对其进行编译。但是，当我开始运行以查看指令的运行方式时，该程序会说： “ D：\ CauTrucMayTinh \ RISC-V \ RISCV_project \ factorial.asm中的错误行1：运行时异常位于0x00400000：地址超出范围0x00000028

步骤：执行由于错误而终止。” 我尝试在Google上进行搜索，但找不到与我的问题有关的任何答复。 这是我的代码：

lw  a0,40(zero)
addi    a1,zero,1
addi    a2,zero,1
beq a0,a1,SAVE
LOOP:
addi    a1,a1,1
addi    t1,a1,0
addi    t2,a2,0
jal ra,MUL
add a2,zero,t0
bne a1,a0,LOOP
SAVE:
sw  a2,44(zero)
jal x0,DONE
MUL:
andi    t0,t0,0
LOOP_MUL:
add t0,t0,t2
addi    t1,t1,-1
bne t1,zero,LOOP_MUL
jalr    zero,ra,0
DONE:
add zero,zero,zero

enter image description here