收到错误“不支持的RAM模板”?

时间:2019-11-04 13:11:32

标签: verilog

在“ reg [7:0] ram [63:0];”中出现错误    线。

我尝试了相同的代码,但它适用于单端口ram,但不能    为两个端口ram工作。

module two_port_ram(
input [7:0] data_a,
input [7:0] data_b,
input [5:0] add_a,
input [5:0] add_b,
input we_a,
input we_b,
input clk,
output reg [7:0] q_a,
output reg [7:0] q_b 
);

reg [7:0] ram[63:0];

always@ (posedge clk)
begin
if(we_a)
ram[add_a] <= data_a;
else
q_a <= ram[data_a];
end

always@ (posedge clk)
begin
if(we_b)
ram[add_b] <= data_b;
else
q_b <= ram[data_b];
end
endmodule

不受支持的RAM模板

1 个答案:

答案 0 :(得分:0)

我发现我误写q_a <= ram [data_a]的问题;应该是q_a <= ram [add_a]; 这样就解决了问题。