Question

在您编辑vim中的端口时，vim中是否有办法跳转到系统verilog模块的开头或结尾？

例如在编辑C文件时，您可以使用[m来启动该功能。

编辑：也许我应该更好地定义我的问题，但是我最初的意思是当您处于模块实例化之内并且想跳到实例化模块的开始或结束时。

component instance_name (
  .clk (clk),
  .rst (rst),
  .data_i (data_in), 
  .data_o (data_out)
);

Answer 1

[m和]m使用花括号。但是您可以重新定义它们以匹配您的语法。像这样：

augroup verilog_maps | au!
    autocmd FileType verilog nnoremap <buffer><silent>[m ?^\s*module\><CR>
    autocmd FileType verilog nnoremap <buffer><silent>]m /^\s*module\><CR>
    autocmd FileType verilog nnoremap <buffer><silent>[M ?^\s*endmodule\><CR>
    autocmd FileType verilog nnoremap <buffer><silent>]M /^\s*endmodule\><CR>
augroup END

Vim：跳转系统verilog模块的开始还是结束？

1 个答案: