让我们假设您具有verilog或vhdl文件的非axi总线RTL核心，并将它们添加到vivado项目中，并使用综合方法成功编译rtl源文件，并注意取消操作并且不运行实现阶段。
现在，我尝试使用vivado菜单将所有verilog或vhdl打包到vivado用户IP中：
Tools->Create-and-Package-new-ip
打包选项：使用项目作为创建新IP定义的源来打包当前项目
它要做的就是在带有“ component.xml”文件的目录中创建一个目录，其中包含Verilog或vhdl源文件的所有副本。
如何甚至使用此component.xml文件？
我创建了一个新项目...甚至没有地方可以将“ component.xml”文件加载到vivado中，因此在进行模块设计时我可以在IP集成器菜单中找到IP内核？
我想创建IP核，将它们很好地包装在单独的vivado项目中，然后将其导入仅包含模块设计的freash新项目中。 vivado似乎不喜欢这种流程...任何想法如何做到这一点？
（我不知道。。。我只是认为它在vivado中的工作方式有些不成熟...）
我刚发现我需要其他步骤才能在当前项目中看到它：
1. Goto Sources window
2. click Hierachy tab
3. select click IP-XACT->component.xml
4. double click IP-XACT->component.xml
5. scroll to bottom of "Package IP" window
6. click "Re-Package IP" button
7. Now it will show up under: IP Catalog->UserIP->corename
仍然不确定如何使它显示在新项目中。
答案 0 :(得分：0)
我发现了如何将已经创建的components.xml导入到干净的项目中：
在vivado：
1. File->Open-IP-XACT
2. Select components.xml
3. This will open Package IP directory
4. In this window under "Review and Package" scroll to bottom
of Review and package window and click "Package-IP"
现在它将显示在：IP目录->用户IP->核心名
人们会认为这将显示在“ +”按钮下，用于向您的项目中添加“事物” ...但没有...在File-> OPEN-IP-XACT菜单下。