作为实验课程的一部分，我正在为SPI设备编写FSM。
实际上，我想用一个进程状态机来实现它，但是由于它具有两个具有不同类型的边缘同步的时钟，所以我无法做到这一点，并给出了一个主意。
现在我正在尝试通过两个过程来完成它。但是，无论我在哪里看到缓冲的输出，我都会看到这种分配'X'而不是0或1的奇怪行为。
我在这里提供此代码。
我的设备（SPI）任务是从单个端口获取输入，然后以正好17个5Mhz的sclk周期将其数据写入2位总线，1位端口和14位总线的并行端口。这应该在下降沿发生。
有一个100MHz的主时钟（clk），可以相应地并同步地更改状态。
请指明我要去哪里。
谢谢。
据我所知，从另一个来源分配这些信号以解决分辨率问题之间没有冲突。 enter image description here
