如何将所有细胞映射到AIG

Question

我有一个Verilog文件，我想将其转换为AIG（以及Inverter Graph），并尝试使用aigmap命令。它可以转换大多数细胞，但有些可以保持原样。如何将所有单元仅转换为AND或Inverter门？

我尝试了不同的yosys脚本，如下所示，但是没有一个给我所需的结果。

read_verilog 3des.v
# check design hierarchy
hierarchy

# translate processes (always blocks)
proc; opt

# detect and optimize FSM encodings
fsm; opt

# implement memories (arrays)
memory; opt

# convert to gate logic
techmap; opt

aigmap

write_json out.json

aigmap命令显示尚未转换的单元，这也反映在json输出文件中。