如何知道电路是否最小？

Question

1。使用卡诺图简化电路时，如何知道电路是否最小？

2。如果将表达式转换为多级，如何知道最小电路有多少级？（最小“输入”和“门”）

Answer 1

两级设计的最优性：
在Karnaugh map中，可能有prime implicants覆盖了minterms，而其他implicant没有覆盖。这些之所以称为 essential ，是因为它们必须是代表电路的所有素数蕴含项的一部分。

非本质素隐可能是或可能不是所选封面的一部分。有一个选择，可以选择哪个非必需的。因此，并非总是很明显，必须选择多少个主要蕴涵量才能涵盖所有最小项。但是在实际情况下，只有四个或更少的输入变量，通常没有什么疑问。但是，在具有许多输入变量的一般情况下，要解决的set cover problem可能会花费任意时间。

更难：
Multilevel logic synthesis是几十年来的研究主题。没有算法可以找到最佳电路。

优化标准取决于应用程序。门电平的数量可能不如输入和输出变化之间的物理时间延迟相关。延迟又取决于所使用的栅极技术和驱动栅极输入的fan-out。其他标准包括芯片面积和所需的74xx-series集成电路数量。