Microblaze + Zynq智能互连

时间:2019-02-16 10:07:33

标签: fpga xilinx vivado microblaze

我试图在Vivado 2018.2中使用Zynq PS(arm0 / arm1,Linux)和PL(裸金属)中的Microblaze在Zed板上设置设计

我对模块设计有一些疑问:

我第一次尝试将Microblaze M_AXI_DP连接到Zynq AXI GP0从站。这个想法是,Microblaze然后可以访问连接到Zynq中央互连的各种资源。 AXI GPIO已连接到Zynq AXI GP0主设备。

mb M_AXI_DP <-AXI4 sic1 AXI3-> S_AXI_GP0 zynq M_AXI_GPO <-AXI4 sic2 AX4-> AXI_GPIO

mb = microblaze

sic = smart interconnect

Vivado给出了一个错误,指出Microblaze上无法达到AXI GPIO地址范围。

  1. 这是预期的行为吗?
  2. 一般可以级联智能互连吗?
  3. 如果有多个到达目的地的路线会怎样?

我通过将M_AXI_DP直接连接到智能互连2来解决此问题。

0 个答案:

没有答案