在许多过程中分配信号

Question

我尝试学习VHDL语言，我听不懂奇怪的事。这件事指的是来自架构的信号。

我的问题是：为什么不能在多个进程/并发分配中分配位信号，整数信号等。但是我看到，我们可以在多个进程中分配Std_logic_vector信号和Std_logic信号。

Answer 1

  

在详细描述后，如果信号   有多个信号源，不是一个已解析的信号。

IEEE Std 1076-2008 6.4.2.3信号声明。

  

与已解析信号关联的分辨率函数确定   信号的解析值随信号集合的变化   来自多个来源的输入。

4.6解析功能。

在std_logic_1164程序包主体中找到了std_logic或std_logic_vector的解析函数（命名为resolve）。

可以通过综合工具来限制和定义对多个驱动程序的限制。

^{将@ user1155120的评论设为社区Wiki答案}