DMA高速缓存一致性如何在Intel芯片组上保持?

时间:2019-01-19 03:30:17

标签: caching intel cpu-architecture cpu-cache dma

几个月前,我在阅读有关Windows芯片组迭代和它们之间的PCH升级的文章,我敢肯定,我在DMA缓存一致性方面看到了一些东西,并且涉及到本地代理或QHL(Nehalem),但我不能现在找到它。

所以我问是否有人知道英特尔已采用的DMA缓存一致性的任何方法的详细信息以及其工作方式。

Nehalem优化手册上的全局队列:

  

来自核心,远程软件包或服务器的Cacheline请求    I / O集线器由GQ处理。

全局队列检查该行是否在包中,如果存在,它将使用核心有效位监听相应的核心。如果这是双套接字系统,则如果正在使用本地侦听,则请求将发送到QHL(SnB上的本地代理),然后将其发送到NUMA节点位图所引用的QPI链接。如果正在使用源侦听,则GQ将检查其自己的2位I / O目录缓存,以便为正确的QPI链接生成消息,QHL(SnB上的QPI代理)必须向正确的LLC生成另一条消息。分配了该地址范围。我不确定Haswell的COD模式或网状结构的SNC会发生什么情况。

0 个答案:

没有答案