行为：协处理器指令期间的过程更改

Question

我试图了解Rocket芯片的RoCC接口。到目前为止，我发现的唯一资源是这篇论文： Design and programming of a coprocessor for a RISC-V architecture

通读论文时，我仍然有一些问题，主要是：

1. 在协处理器指令执行过程中发生过程更改时会发生什么？

   • 在这种情况下，应清除L1-D $的TLB，并且不再可能将虚拟地址转换为物理地址。如果copro尝试访问内存会发生什么情况？

2. 当xd设置为0时，意味着指令的结果将保留在copro寄存器中。如何通知内核指令已完成？在中断线上还是还有其他机制？

3. 是否可以将rd设置为x0并跳过由内核对其具有wxd位的流水线设置优先级的指令引入的延迟？

   • 这只是一个想法，能够从copro向内核发送信号，指示指令已完成，并且应该从缓存中获取数据。