如何在vhdl中生成随机的Std_logic_vector？

Question

我需要在VHDL中生成一个随机的12b向量，但是vector（2降至0），vector（5降至3）等的值可以从001到101。我不知道该怎么做。有人可以帮我弄这个吗？