在模型中未启用错误的增强FOR循环意味着什么？

Question

我不确定该如何处理modelsim中的错误。我的Verilog中有一个嵌套的for循环，在该循环中失败了：

完全错误是datacacheL1.v（152）：（vlog-60）未为verilog启用增强的FOR循环

    j = 8;
    for(i = 0; i < 16000; i = i + 1) begin
        for(k = 0; k < 8;k = k + 1) begin
            cacheArray[i][k][45:6] = 0;
            cacheArray[i][k][5:4] = INVALID;
            cacheArray[i][k][3:1] = j-1;
            cacheArray[i][k][0] = 1; //first write bit
            //initialize data
            dataArray[i][k] = 0;
            j = j - 1;
        end
    end

第152行是j = j-1

行

此设置是否容易解决？