Vivado在“开始静态细化”时未响应

Question

我为Xilinx FPGA创建了一个简单的VHDL设计。我尝试为其创建一个测试平台。当我尝试启动仿真时，Vivado IDE无法启动它：日志Starting static elaboration中的最后一条消息越来越多地占用了我的PC内存。 经过一些实验，我发现在用魔杖循环创建灰度图像时，vivado破裂了：

    for i in 0 to c_size_y * c_size_x - 1 loop
        v_data(i) := conv_std_logic_vector(i, c_pix_width);
    end loop;

其中

constant c_size_x : integer := 2448;
constant c_size_y : integer := 2048;
constant c_pix_width : integer := 12;
subtype t_pix is std_logic_vector(c_pix_width - 1 downto 0);
type t_pix_array is array(natural range <>) of t_pix;
variable v_data : t_pix_array(c_size_x * c_size_y - 1 downto 0);

我的日志中没有任何错误。只有等待一段时间才能完成静态详细说明。这是什么意思？想办法生成恒定图像吗？