未知的命名约定-Verilog

Question

我已经合成了一些Verilog，这就是我要了解的内容。在哪里可以获取有关此命名约定的名称以及何时使用的更多信息。我从未见过。

wire \genblk1.U_inverter_n_572 , \genblk1.U_inverter_n_575 ,
       \genblk1.U_inverter_n_578 , \genblk1.U_inverter_n_581 ,
       \genblk1.U_inverter_n_584 , \genblk1.U_inverter_n_587 ,
       \genblk1.U_inverter_n_590 , \genblk1.U_inverter_n_591 ;

Answer 1

这称为转义标识符（请参阅IEEE 1800-2017 LRM中的5.6.1节）。在这种情况下，它看起来像是平整了一个未命名的generate代码块。

Answer 2

通常，verilog中的标识符由数字，字母，下划线和$组成。

但是，在某些情况下（通常由某种类型的生成器或展平器自动创建），会生成转义的名称。这些名称允许\和空格之间的任何字符成为它们的一部分。在您的情况下，不寻常字符.成为名称的简单组成部分。没有层次结构，也没有表达xmr。这是一个简单的局部变量名称。

它的第一部分'genblk'看起来像是未命名的generate块命名约定的一部分。

有关其他信息，请参阅法律法规的5.6.1节，