访问共享内存

Question

我正在尝试使用systemVerilog中的断言来验证sMEM设计 但是我遇到了一个我不知道如何解决的问题： 我应该验证是否：

  

在CLKA的上升沿，当BLKA为1且RWA为1时，数据为   从RAM的ADDRA地址读取，结果可用   在DOUTA。

在我的设计中，RAM被定义为共享变量

那我怎么写断言呢？

Answer 1

断言不是我用来验证内存的东西。断言最适合验证协议，而不是功能。并且由于您的内存可能是供应商宏，因此您无需测试其内部功能。您主要需要测试与内存的连接。有一些预定义的测试，涉及写入，然后进行读取以进行内存验证。