标签： memory architecture
有人可以描述行缓冲区丢失如何影响内存通道利用率吗？
我有一个案例研究问题，它说：如果内存通道仅支持一个存储体，并且内存访问模式由行缓冲区未命中占主导地位，那么内存通道的利用率是多少？
或：假设行缓冲区未命中率是100％，为了达到100％的内存通道利用率，内存通道应支持的最小存储体数量是多少？
我没有要使用的方程式的任何精确值，因此我需要更多的描述性反馈或示例值方程式来理解本主题。