VHDL if-else条件命令

时间:2018-09-21 22:57:36

标签: if-statement vhdl

任何想法之间有什么区别:

<!DOCTYPE html>
<html>

<head>
  <meta charset="utf-8">
  <title>Temperature Converter</title>
  <link rel="stylesheet" href="styles.css">
</head>

<body>
  <main>
    <h1>Temperature Converter</h1>
    <input type="radio" name="conversion_type" id="to_celsius" checked>Fahrenheit to Celsius<br>
    <input type="radio" name="conversion_type" id="to_fahrenheit">Celsius to Fahrenheit<br><br>
    <label id="degree_label_1">Enter F degrees:</label>
    <input type="text" id="degrees_entered"><br>
    <label id="degree_label_2">Degrees Celsius:</label>
    <input type="text" id="degrees_computed" disabled><br>
    <label>&nbsp;</label>
    <input type="button" id="convert" value="Convert" /><br>
  </main>
  <script src="convert_temp.js"></script>
</body>

</html>

这:

p_persist_reg_CRC_calc: process (Clk_50Mhz)
begin
    if falling_edge(Clk_50Mhz) then
        if crc_rx_init <= '0' then
            flash_crc_calc <= (others =>'1');
            else
            flash_crc_calc <= (others =>'0');
        end if;
    end if;
end process p_persist_reg_CRC_calc;

第二个堆栈为零。 以我的理解,它们应该与功能相同。 问候, 埃米尔

2 个答案:

答案 0 :(得分:0)

最有可能输入错误:尝试

if crc_rx_init = '1' then 

('0'和'1'均为<= '1'

答案 1 :(得分:0)

假设crc_rx_init是std_logic,则唯一的区别可能就是仿真。 请记住,std_logic具有9个状态(“ U”,“ 0”,“ 1”,“ X”,“ Z”,“ L”,“ H”,“ W”,“-”)。在第一种情况下,如果crc_rx_init为'U',则flash_crc_calc将全部为'0'。在第二种情况下,flash_crc_calc将全部为“ 1”。