Question

我有一个Makefile编译一个共享库，我从另一个Makefile调用它。

在开发库时，我使用变量TARGET来命名库二进制文件。

BUILD_DIR?=$(abspath ./build)
SRC=src/file.c
INC=-I inc

CFLAGS+=-Wall -Werror
LDFLAGS+=-Wl,--no-undefined

TARGET=libname

ifndef ARCH
  $(error Undefined ARCH (Library targetted architecture))
endif

default: all

all: ${BUILD_DIR}/${ARCH}/${TARGET}

${BUILD_DIR}/${ARCH}/${TARGET}: ${BUILD_DIR}/${ARCH}
    ${CC} ${CFLAGS} ${LDFLAGS} -fPIC -shared -o $@.so ${SRC} ${INC}

${BUILD_DIR}/${ARCH}:
    @mkdir -p $@

clean:
    @rm -rf ${BUILD_DIR}/${ARCH}/${TARGET}

.PHONY: all clean ${BUILD_DIR}/${ARCH}/${TARGET} ${BUILD_DIR}/${ARCH}

但是，在父生成文件中，我使用变量TARGET来指定要在其上部署应用程序的电路板。

ifeq (${TARGET},target1)
    # Target1 compiling
    ${LIB}:
        scp $@ ${TARGET_USR}@${TARGET_IP}:
        ${SSH_CMD} make -C $@ ARCH=arm
    [...]
endif
ifeq (${TARGET},target2)
    # Target2 compiling
    ${LIB}:
        make -C $@ BUILD_DIR=${BUILD_DIR} CC=${CC} ARCH=${ARCH}
    [...]
endif

我正在编译如下：make TARGET=target2并且我正在使用GNU make

从父makefile编译库成功，但是库的名称是target2.so而不是libname.so。

我认为只有在命令调用中明确地将变量传递给子makefile时（对于BUILD_DIR，CC和ARCH），但看来TARGET也是传递给子makefile。

我知道我可以对子Makefile做override TARGET=libname。但我想知道是否还有其他解决方案。

Answer 1

默认情况下，任何命令行变量参数都将覆盖makefile中的所有本地分配。通过使用override指令可以解决此问题：

override TARGET := libname

这将在子makefile中设置变量，而不管是否在命令行上指定了值。

防止变量覆盖到submakefile中

1 个答案: