如何根据性能统计数据解释LLC-Load-Misses

时间:2018-09-02 16:35:31

标签: linux-kernel kernel-module perf

我在here

的类似上下文中发布了一个问题

找出一些问题后,我降低了抖动。

我将描述我的情况。

我的内核启动参数如下:

nmi_watchdog=0 intel_idle.max_cstate=0 processr.max_cstate=0 nohz_full=7-11 isolcpus=7-11 mce=off rcu_nocbs=7-11 nosoftlockup cpuidle.off=1 powersave=off nonmi_ipi nnwatchdog

我有一个内核模块,负责以给定的时间间隔发送一些数据包(这里我每1ms发送一次)。

  • 我有一个固定到CPU 9的数据包生成器
  • 我有一个固定在CPU 8上的内核模块(或Kthread)
  • 我已将我的rx队列的IRQ关联性设置为CPU 10

因此,我执行了以下命令以获取性能统计

sudo ./perf stat -a -d -I 1000 --cpu=8 taskset -c 9 ./test.sh

下面,我发布了我得到的输出的摘录。通过上述命令,我试图分析CPU Core 8的事件。

因此,通过这种方式,这些组件不应相互干扰。

     5.002780500        1000.296809      cpu-clock (msec)          #    1.000 CPUs utilized
     5.002780500                  0      context-switches          #    0.000 K/sec
     5.002780500                  0      cpu-migrations            #    0.000 K/sec
     5.002780500                  0      page-faults               #    0.000 K/sec
     5.002780500             88,531      cycles                    #    0.000 GHz
     5.002780500             29,738      instructions              #    0.33  insn per cycle
     5.002780500              6,639      branches                  #    0.007 M/sec
     5.002780500                118      branch-misses             #    1.72% of all branches
     5.002780500              7,677      L1-dcache-loads           #    0.008 M/sec
     5.002780500                318      L1-dcache-load-misses     #    4.04% of all L1-dcache hits
     5.002780500                196      LLC-loads                 #    0.196 K/sec
     5.002780500                169      LLC-load-misses           #   84.08% of all LL-cache hits
Round 0
     6.330091222        1327.302728      cpu-clock (msec)          #    1.327 CPUs utilized
     6.330091222                  1      context-switches          #    0.001 K/sec
     6.330091222                  1      cpu-migrations            #    0.001 K/sec
     6.330091222                  0      page-faults               #    0.000 K/sec
     6.330091222      2,401,268,484      cycles                    #    2.276 GHz
     6.330091222      1,700,438,285      instructions              #    4.25  insn per cycle
     6.330091222        400,075,413      branches                  #  379.216 M/sec
     6.330091222              9,587      branch-misses             #    0.01% of all branches
     6.330091222        300,135,708      L1-dcache-loads           #  284.487 M/sec
     6.330091222             12,520      L1-dcache-load-misses     #    0.03% of all L1-dcache hits
     6.330091222              6,865      LLC-loads                 #    0.007 M/sec
     6.330091222              5,177      LLC-load-misses           #  394.69% of all LL-cache hits
Round 1
     7.343309295        1013.219838      cpu-clock (msec)          #    1.013 CPUs utilized
     7.343309295                  2      context-switches          #    0.002 K/sec
     7.343309295                  1      cpu-migrations            #    0.001 K/sec
     7.343309295                  0      page-faults               #    0.000 K/sec
     7.343309295      2,401,313,050      cycles                    #    2.289 GHz
     7.343309295      1,700,446,830      instructions              #    2.48  insn per cycle
     7.343309295        400,076,590      branches                  #  381.375 M/sec
     7.343309295              9,722      branch-misses             #    0.01% of all branches
     7.343309295        300,137,590      L1-dcache-loads           #  286.108 M/sec
     7.343309295             12,429      L1-dcache-load-misses     #    0.01% of all L1-dcache hits
     7.343309295              6,787      LLC-loads                 #    0.006 M/sec
     7.343309295              5,167      LLC-load-misses           #  246.77% of all LL-cache hits

“ Round“ x”表示我们每毫秒发送1个数据包,因此每毫秒每毫秒发送1000个数据包。

从上述转储中我无法理解的是LLC-load-misses。或者,确切地说,我无法找到一种方法来深入探究此问题的根源。

在此问题上的任何投入都会很有帮助。

关于, 库沙尔。

1 个答案:

答案 0 :(得分:2)

LLC-load-misses的数量应解释为在所测量的时间间隔内,最后一级缓存(通常为现代Intel芯片为L3)中丢失的负载数量。

在衡量这一水平上,我相信行填充缓冲区已经“合并”了到达同一缓存行的负载:如果您访问了LLC中未显示的所有相同缓存行的多个值,从您的过程的角度来看,所有这些“未命中”(使用这些值中的任何一个都将等待整个未命中持续时间),但是我相信,这仅算作{{1}}计数器的一个未命中。 / p>