Microsemi的Libero®SoC v11.8 SP3中的静态时间分析

Question

如何在Microsemi的Libero®SoC v11.8 SP3约束编辑器工具中设置时钟到输出延迟约束？

当我将时钟的值更改为out delay constraint时：

Verify post layout simulation > Open SmartTime > Constraint Editor > Output Delay > Clock to out delay

所需时间计算没有变化。