Altium Designer 17.1分层设计问题

时间:2018-08-16 00:53:07

标签: hierarchical bus altium-designer

我对Altium Designer还是很陌生,并且遇到了诸如浮网,引脚之类的错误问题,而不是其他问题(请参见下文)。我的PCB将是一个热敏电阻扩展板,在其中,我只是将一堆热敏电阻多路复用到ADC并将其发送到我的MCU。

因为这是一个非常重复的设计,所以我认为使用分层设计方法在最上面的工作表上带有工作表符号将是一个不错的选择。请原谅我正想解决错误的混乱局面,一旦原理图能够编译,我就会对其进行清理。请提供有关最佳做法或总体布局的建议,或者您有什么建议。

Top Level Schematic 这是我的顶层原理图,其50针连接器的图纸符号通过总线连接到我的MUX图纸符号。我目前不使用ADC_OUT_(2&3),但是一旦我可以通过这些其他错误,就可以使用

My 50 pin connector

Connector Error :"nets with only one Pin" 即使此总线连接到我的多路复用器表(并以多路复用器引脚结尾),它仍然会给我这个错误。

Section of Mux Sheet 打算通过网络标签将3个16通道多路复用器连接到总线上

Mux Sheet Errors 通过总线入口点连接到总线的网络标签在多路复用器上也有相应的网络标签,但是我仍然得到一个只有一个引脚错误的浮动引脚和网络标签。

理想情况下,答案是表明我做对了,我做对了并且可以根据行业或已知的最佳实践进行更改,而我做错了以及如何纠正它将是很棒的!这样,另一位Altium新手可以查看此线程,并清楚地看到已布置的内容。

谢谢大家!

1 个答案:

答案 0 :(得分:0)

解决方案:

我尝试访问我的MUX表格上的总线的方式,我认为Altium遇到了我的问题,因为每根电线上有许多同名的网络标签,因此总会有一两个浮空。

我的解决方式:Bus Solution

在要明确使用总线的工作表上,您只需要在相应的原理图页面上的某处张贴我在上面所做的操作,然后在总线上的引脚或电线上使用相应的网络标签,或者您有什么用? 。

希望这对其他人有帮助! 干杯