使用emacs导航verilog开始和结束块以显示结构

Question

我正在使用emacs verilog-mode来构建一些verilog源代码。但是我观察到当代码变大时（如在case语句中），我发现很难理解哪个begin与哪个end块配对。

Verilog模式具有emacs功能，可以为每个结束块添加注释，显示与哪个开始配对。但是，这确实显示了每个开始和结束块。

我想知道在emacs中导航verilog时有哪些选项？是否有任何函数可以使用语言中使用的分隔符进行代码折叠（我应该能够在C中指定begin，end是me分隔符而不是{}。）

有人可以帮助我吗？

Answer 1

使用M-x verilog-begin-of-defun和M-x verilog-end-of-defun

您可以绑定到init文件中的键，如：

(eval-after-load 'verilog-mode 
  '(define-key verilog-mode-map (kbd "C-{") 'verilog-beg-of-defun))

和

(eval-after-load 'verilog-mode 
  '(define-key verilog-mode-map (kbd "C-}") 'verilog-end-of-defun))

将C-{和C-}绑定到开头和结尾。