我能够成功运行＆＃34;矩阵乘法设计示例here＆＃34;在我的Stratix V FPGA上。要编译OpenCL内核，我使用命令（Cento 6.9）：
aoc device / matrix_mult.cl -o bin / matrix_mult.aocx -fp-relaxed -fpc -no-interleaving = default --board 395_hpc_ab
我的问题是：我正在尝试比较
之间的性能（执行时间）那么，我可以在不使用FPGA的情况下在我的主机CPU上编译和运行这个Matrix Multiplication Design Example吗？如何？