Question

我正在Verilog中构建一个4位ALU。我们已经使用门位置构建了一个，点击并拖动Quartus的一部分，现在我们正在做Verilog。在第一次分配中，我将一些值设置为VCC，一些设置为GND。有没有办法在Verilog中做到这一点？

这是第一位B值。如何在Verilog中复制，将I2和I3设置为VCC？

这是我到目前为止所拥有的：

这是我的4x1 MUX代码：

Answer 1

通常在Verilog仿真中使用1和0表示高值或低值。

assign byte_set_to_all_ones  = 8'b11111111; // or 8'hFF
assign byte_set_to_all_zeros = 8'b00000000; // or 8'h00

正如你提到的VCC和GND： Verilog有许多“强度”信号。这允许更强的信号从较弱的信号中“赢”。最大的优势是如果你使用supplyX。有供应1（用于高）和供应0（用于低）。有关详细信息，请查看here。在你背后有大约六年的Verilog编码之前，你不太可能需要那些。

让我详细说明我优先使用1'b1与1：
在这种情况下，红色1也可以正常工作，因为它们将从32位宽转换为1位宽（端口大小）。 1'b1的使用更好，就像使用正确大小的参数调用C函数更好。读取代码的人也知道1'b1，它是一位输入，但是'1'，她/他可能认为它是一个32位宽的端口。

在Verilog中使用正确的大小常量是一个非常好的习惯。有一天你想使用{...}来连接位，并且使用1或1'b1会产生巨大的差异！