标签： vhdl verilog multiplying
我想写一个vhdl / verilog代码，用16位dsps乘以2 33向量。
我真的不明白将2 33矢量分成更小的矢量的机制。然后使用乘法和加法来得到最终结果。 任何人都可以解释如何这样做。
谢谢。
答案 0 :(得分：0)
你不必这样做。
只需使用33x33乘法器，FPGA映射工具就可以完成拆分和重组。
如果你坚持自己这样做，请查看“华莱士树倍增器”。这就是如何在硬件中构建乘数的原则，以及使用进位前瞻加法器的改进。