管道传输中的MIPS lw延迟

时间:2017-11-14 01:47:01

标签: mips pipeline processor

我在处理器中给出了一个时钟周期的阶段。

body, html
    border: none;
    outline: none;
    background-color: #FFF;
    color: #000;
    margin: 0 0 0 0

    #MainContent
        border: none;
        outline: none;
        position: relative;
        background-color: #000;
        color: #FFF;
        margin: -250px 0 0 100px;
        float: left;
        width: 2000px;
        min-width: 2000px;
        max-width: 2000px;
        height: 500px;
        min-height: 500px;
        max-height: 500px;
        top: 50%;

现在我被问到流水线指令中LW指令的总延迟是多少。

以下是我所知道的:

流水线版本的时钟周期时间为350ps,因为这是最长的指令 非流水线版本的时钟周期时间为1250ps,因为这是所有指令加在一起的持续时间。

但是“LW指令的延迟”与那些时间有什么关系呢?

2 个答案:

答案 0 :(得分:0)

好的我很确定我找到了答案,你需要最长的阶段持续时间,在这种情况下是350ps,你将它乘以阶段的数量,在这种情况下为5.
所以

350 * 5 = 1750ps

答案 1 :(得分:0)

是的,您的结果是正确的。公式如下:

(指令数)(最长指令时间(单位))=延迟时间(单位)