自下而上的分层合成？

Question

如果不修改输入verilog（RTL），如何与Yosys进行自下而上的同步？即从叶子模块开始，一路走到顶端。目的是（很差）合成一个大型设计并获得区号。