使用Questasim验证

Question

我正在尝试在Questasim中验证我的设计，并且设计是使用VHDL。我正在使用Makefile。命令是

vcom -93 -work $(work) $(RTL) $(SVTB1) $(SVTB)

它正在调用VHDL编译器，但它没有显示master_driver信号 任何人都可以告诉解决方案吗？

Answer 1

我有一个解决方案，但我不知道它是否是一个完美的解决方案。 我的问题的解决方案是将SV和VHDL代码分成两个不同的文件夹并单独编译。但是工作文件夹应该是相同的。