什么是verilog中任务和函数的默认存储？ （自动/静态）？

Question

另外，系统verilog的默认存储是否不同？

Answer 1

默认存储是静态的。 SystemVerilog向后兼容Verilog;现有的Verilog代码语义无法更改。但是，在类中声明的任务和函数的存储始终是自动的。请阅读this pos t以获取完整说明。