我正在尝试使用描述符旁路接口（无Scatter / Gather）和PCIe 3.0 x8从FPGA到主机PC（CentOS 6.9,2.6.32内核）DDR4内存。
我所做的是使用mem = 16384MB启动参数（256GB总RAM）预留240GB RAM。我将DMA地址设置为0x400000000，并按每个描述符的有效载荷大小（256字节）递增。
我所看到的是在50-60 KB之后，由于没有接收到流量控制信用，传输停止/显着减速。因此，在传输开始时，我可以以6 GB / s的速度发送数据，但稍微减慢到100 MB / s的速度。
可能是什么问题？是否由于没有为DMA传输正确分配内存？ 这只是我必须考虑到的设计，在我的FPGA逻辑中添加限制吗？这看起来并不正确。我只是尝试传输2GB / s的连续数据，所以我认为有足够的带宽。