我正在设计一个三模块冗余处理器（TMR）系统，以便在Altera DE10lite FPGA板中进行综合。其目的是证明各种故障下的计算可靠性。我需要建议如何连接三个外部晶体振荡器（而不是板载晶体），具有相同的额定值来驱动FPGA内的三个处理器。我将使用同步投票方案来同步所有三个信号。这项任务可以完成吗？ Clock distribution triplication
我已经阅读了以下描述使用PLL的相关链接这是正确的方法吗？ https://www.altera.com/documentation/mcn1395213337540.html#mcn1395213788377
答案 0 :(得分：0)
不，这不太可行。
如果您使用单独的晶体运行每个软CPU，由于晶体之间频率的轻微变化，它们会漂移不同步。
如果您尝试使用多数表决方案从三个输入时钟创建单个时钟信号，您将最终得到一个非常奇怪的，不规则的时钟信号，这可能会导致由它驱动的逻辑出错。
一次使用一个时钟源。如果您确信需要抵御外部时钟的故障，请考虑采用某种方法来检测当前时钟的故障并切换到另一个时钟。 （请记住，如果没有功能时钟，这个逻辑仍需要工作......这可能很困难。）
