标签： stack verilog digital-logic
如何使用Verilog HDL进行LIFO堆叠？有没有一种创建真值表或FSM的方法，可以在编写代码之前帮助解释逻辑？堆栈很小（深度为4），但我无法理解它背后的逻辑。感谢