Delta Cycles和Waveforms

Question

任何人都可以解释delta周期如何影响VHDL模拟的波形？我知道它与VHDL如何确定优先级有关，但我不确定如何。

Answer 1

作为硬件描述语言的VHDL本质上是并行的，即同时多于一个信号可以改变其值。但是，所描述的硬件的行为的模拟是在CPU上完成的，并且CPU按顺序执行命令，因此需要引入用于解释这种并行信号分配的机制，即Delta周期。

每当某个信号改变它的值时， 实时停止并且信号值改变，实时仍然停止，模拟​​以增量循环进行并改变受此变化影响的所有其他信号的值。如果任何信号受影响，则模拟继续进行另一个增量循环检查所有其他受影响的信号，并且该过程以这种方式继续，只要所有受影响的信号的值都是静态的。只有这样才能继续实时模拟。