替换Xilinx中的Block ROM IP(语言:Verilog)

时间:2017-04-26 09:42:05

标签: verilog fpga xilinx

我正在使用Block ROM IP(在Xilinx中)来存储值,然后根据需要通过提取和处理来处理它们。现在我想通过测试平台使用相同的值,以便ROM中的这些存储值不会显示在资源利用率中。简而言之,我希望通过测试平台提供输入并逐个读取值,就像我通过更改地址和获取像素一样。

1 个答案:

答案 0 :(得分:0)

将BlockRom置于翻译pragma中:

//synthesis translate_off
    // The comments in off and on are needed.
    // Place our simulation block here (not in comments).
//synthesis translate_on 

off和on之间的代码将从合成(及后续)工具中删除字面

UG901有更多详情。