Question

我有以下功能：

   function tx_upconv_out_transaction predict(tx_upconv_in_transaction in_trx);
      tx_upconv_out_transaction predicted = tx_upconv_out_transaction::type_id::create("predicted");
      //-------golden model-----
//      predicted.y = (in_trx.xi * in_trx.cos - in_trx.xq * in_trx.sin)/ (2 ** 17);
      $display(" xi = %d, cos = %d xq = %d sin = %d", $signed(in_trx.xi),$signed(in_trx.cos),$signed(in_trx.xq),$signed(in_trx.sin) );
      predicted.y = ($signed(in_trx.xi) * $signed(in_trx.cos) - $signed(in_trx.xq) * $signed(in_trx.sin))/ (131072);      
      return predicted;
   endfunction: predict

其中： in_trx中的字段由以下内容定义：

   bit [15:0]  xi;
   bit [15:0]  xq;
   bit [15:0]  sin;
   bit [15:0]  cos;

输入：

xi, qq = fffa (hex)
sin = 0
cos = 7ffe (hex)

输出（显示）是：

xi =     -6, cos =  32766 xq =     -6 sin =      0

它应该在哪里：

 xi =     -6, cos =  -2 xq =     -6 sin =      0

Answer 1

您可以将矢量声明为有符号和无符号（默认）。例如：

logic signed [3:0] signed_reg; // a 4-bit vector in range -8 to 7

从现在起，您不需要$signed次系统调用。此外，如果您使用16位2状态变量，您应该考虑内置 shortint类型是 2状态数据类型，16位有符号整数。

systemVerilog签名没有正常工作

1 个答案: