可以使用内部振荡器在VHDL中设置时钟吗?

时间:2017-01-08 18:10:16

标签: vhdl fpga

我正在努力学习VHDL,我正在编写一个简单的串行数据发送器。但是,我遇到了一个问题 - 我需要一个时钟来运行它,我的FPGA(MAX II)的数据表说明了这一点:

  

MAX II器件的内部振荡器输出:3.3-5.5 MHz

因此无法可靠地设置内部FPGA振荡器的频率?如果有,你如何有效地做到这一点?

谢谢!

1 个答案:

答案 0 :(得分:0)

不,无法设置内部振荡器的频率。它很可能是内置于芯片中的RC振荡器,因此其频率在很大程度上取决于硅工艺的变化和温度。

如果您需要更精确的内容,则需要在CPLD外部。